저전력 반도체 설계를 위한 RTL 수준의 Clock Gating 최적화 기법
저전력 반도체 설계를 위한 RTL 수준의 Clock Gating 최적화 기법 반도체 미세 공정이 진행될수록 전력 소모 관리는 PPA(Power, Performance, Area) 최적화의 가장 중요한 축이 되었습니다. 그 중에서도 **동적 전력(Dynamic Power)**을 줄이는 가장 효율적이고 비용 대비 효과가 큰…
5
0