[EDA] 실무 엔지니어를 위한 Calibre 물리 검증(Physical Verification) 마스터 가이드: DRC, LVS, PEX의 이해

반도체 설계의 마지막 관문은 물리 검증(Physical Verification)입니다. 아무리 완벽한 회로 설계(Schematic)라 할지라도, 실제 공정(FAB)의 물리적 제약을 레이아웃(Layout)이 견뎌내지 못한다면 결과물은 불량으로 이어집니다. 오늘은 업계 표준 물리 검증 툴인 Siemens Calibre를 중심으로, 설계 검증 엔지니어가 반드시 알아야 할 3대 검증(DRC, LVS, PEX)의 핵심 원리와 실무 노하우를 상세히 다뤄보겠습니다.

1. nmDRC (Design Rule Check): 공정의 물리적 한계를 넘어서는 법

nmDRC는 레이아웃이 해당 공정(예: 5nm, 3nm)의 최소 간격, 전선 폭, 밀도 등 물리적 규칙을 준수하는지 검사합니다.

핵심 원리: FAB에서 제공하는 룰 파일(Rule File)에 기재된 수천 개의 기하학적 규칙을 기반으로, 레이아웃의 레이어(Layer) 간 연산(AND, OR, NOT, Width, Space)을 수행합니다.
SVRF 룰 예시: svrf // 최소 간격 룰 정의 Metal1_Space { @ Min Space between Metal1 is 0.05um EXTERNAL Metal1 < 0.05 ABUT < 90 }
실무 팁: 단순한 Spacing 에러보다 Density 에러나 Antenna 에러는 전체 칩 면적에 영향을 줄 수 있으므로 설계 초기 단계부터 꾸준히 확인해야 합니다.

2. nLVS (Layout vs Schematic): 연결과 정합성의 무결성

회로도와 레이아웃이 전기적으로 동일한지를 검증하는 단계입니다.

검증 프로세스:
Device Extraction: 레이아웃 패턴으로부터 트랜지스터, 저항, 캐패시터 등을 추출합니다.
Netlist Comparison: 회로도(Source Netlist)와 추출된 결과(Layout Netlist)를 매칭하여 핀 연결(Pin Connection)과 소자 크기(Size) 차이를 비교합니다.
주요 해결 과제: Short/Open 디버깅은 엔지니어에게 가장 고통스러운 작업 중 하나입니다. Calibre RVE의 'Short Isolation' 기능을 활용하면 Short의 근본 원인인 비아(Via)나 배선을 시각적으로 즉시 추적할 수 있습니다.

3. PEX (Parasitic Extraction): 설계에 현실을 더하는 과정

반도체 칩이 고속으로 동작할수록 배선 자체가 가지는 기생 저항(R)과 캐패시턴스(C)가 신호 전달에 치명적인 영향을 줍니다.

왜 필요한가?: Pre-Simulation(이상적인 상태)에서는 동작하던 회로가 Post-Simulation(PEX 결과 반영) 시 타이밍 마진(Timing Margin) 부족으로 작동하지 않는 경우가 흔합니다.
PEX 모드:
C-only: 기생 캐패시턴스만 추출 (간단한 분석).
RC / RCC: 저항과 캐패시턴스를 모두 추출하여 실제 배선 지연(RC Delay)을 정밀하게 모의실험.

4. Calibre RVE와 Interactive 사용법

Calibre의 강력함은 통합 환경에 있습니다. - Calibre Interactive: Virtuoso 같은 레이아웃 툴 내에서 즉시 검증을 실행할 수 있는 GUI입니다. - Calibre RVE (Result Viewing Environment): 발견된 에러를 클릭하면 레이아웃의 해당 위치로 즉시 이동(Highlight)하는 '크로스 프로빙'을 지원하여 분석 시간을 수십 배 단축해 줍니다. 📊

5. 전문가를 위한 DFM (Design For Manufacturing)으로의 확장

최근 초미세 공정에서는 DRC 통과만으로 충분하지 않습니다. DFM은 수율을 높이기 위해 배선을 더 굵게 하거나 비아를 두 개씩 배치(Redundant Via)하는 등 최적화 기법을 제안합니다. Calibre LFD(Litho Friendly Design)를 통해 실제 패턴이 노광 후에 어떻게 변형될지 미리 시뮬레이션해 보는 것이 고수율 제품의 비결입니다.

결론: Calibre는 단순히 에러를 찾는 도구가 아니라, 설계의 의도를 물리적 현실로 번역해 주는 엔지니어의 눈입니다. DRC, LVS, PEX의 원리를 깊이 있게 이해할수록 여러분의 칩은 더욱 견고하고 완성도 높게 제작될 것입니다. 📐🏗️