패키징/테스트
3D Packaging
여러 개의 칩 다이를 수직으로 쌓아 올리고 TSV(Through Silicon Via) 또는 마이크로 범프를 통해 전기적으로 직접 연결하는 패키징 기술입니다. 기존 2D 패키징 대비 단위 부피당 집적도를 극대화하고, 칩 간의 데이터 전송 경로를 단축하여 전송 속도와 전력 효율을 획기적으로 향상시킵니다. HBM(고대역폭 메모리), 이미지 센서, 모바일 기기의 SoC, 고성능 프로세서 등 공간 제약이 크거나 높은 대역폭이 요구되는 분야에 주로 적용됩니다.
최종 업데이트: 2026.04.03