패키징/테스트
3D Stacked Logic
기존의 2D 평면 구조를 넘어, 로직 칩을 3차원적으로 쌓아 올려 성능과 집적도를 획기적으로 향상시키는 기술입니다. 이는 칩렛(Chiplet)을 활용한 이기종 통합(Heterogeneous Integration)과 함께 발전하며, HBM과 같은 메모리 스택 기술의 성공 사례를 로직 칩으로 확장한 개념입니다. 3D Stacked Logic은 칩 간의 물리적 거리를 줄여 신호 지연을 최소화하고, 전력 효율성을 높이며, 전체 칩 면적을 줄이는 데 기여합니다.
최종 업데이트: 2026.04.12