기술 용어 사전
반도체 설계, 공정, 패키징 및 실무 전문 용어를 체계적으로 정리했습니다.
패키징/테스트
Chiplet
2026.04.03
하나의 큰 칩을 만들지 않고 기능별로 작은 칩(칩렛)을 만들어 연결하는 방식. 수율 향상과 원가 절감에 유리함.
패키징/테스트
CoWoS
2026.04.03
Chip on Wafer on Substrate. TSMC의 2.5D 패키징 기술로, 칩 사이에 고속 인터포저를 두어 성능을 극대화함. AI 가속기 생산의 병목 구간.
패키징/테스트
FOW
2026.04.03
삼성전자 등에서 주력으로 밀고 있는 범용 패키징 공법으로 비용 효율성이 높습니다.
패키징/테스트
Final Test
2026.04.03
패키징까지 완료된 최종 제품의 성능이 규격에 맞는지 최종 확인하는 단계입니다.
패키징/테스트
HBM
2026.04.03
High Bandwidth Memory. 고대역폭 메모리. 실리콘 관통 전극(TSV) 기술을 이용해 여러 개의 D램을 수직으로 쌓아 데이터 전송 속도를 혁신적으로 높인 메모리.
패키징/테스트
OSAT
2026.04.03
웨이퍼 생산 이후 패키징과 테스트를 전문으로 하는 후공정 전문 기업입니다.
패키징/테스트
TSV
2026.04.03
Through Silicon Via. 실리콘 관통 전극. 칩 하단에 수만 개의 구멍을 뚫어 상하 칩간 신호를 직접 전달하는 3D 패키징 핵심 기술.
패키징/테스트
WLP
2026.04.03
웨이퍼 상태에서 패키징 공정을 완료하여 크기를 획기적으로 줄이는 기술입니다.
패키징/테스트
Wire Bonding
2026.04.03
금이나 구리선을 사용하여 칩과 리드 프레임을 연결하는 전통적인 패키징 기술입니다.