패키징/테스트
Chip Scale Package (CSP)
패키지의 전체 면적이 칩 다이 면적의 1.2배 이내인 소형 반도체 패키지로, 리드 프레임이 없거나 극히 작으며, 주로 웨이퍼 레벨 패키징 기술을 기반으로 합니다. 최소한의 패키지 크기로 PCB 보드 공간을 절약하고, 짧은 전기적 경로로 인해 고주파 특성이 우수하며, 휴대기기 소형화에 기여합니다. 스마트폰, 태블릿 등 모바일 기기의 메모리, 이미지 센서, PMIC(전력 관리 IC) 등 공간 제약이 큰 애플리케이션에 주로 채택됩니다.
최종 업데이트: 2026.04.03