설계(Design)
Clock Gating (클럭 게이팅)
디지털 회로에서 전력 소모를 줄이기 위한 핵심 기술 중 하나로, 특정 기능 블록이나 레지스터가 현재 데이터를 처리하지 않을 때 해당 부분으로의 클럭 신호 공급을 물리적으로 차단하는 기법입니다. 이를 통해 불필요한 스위칭 활동을 제거하여 동적 전력 소모를 획기적으로 감소시키고, PPA 최적화에 기여합니다.
최종 업데이트: 2026.04.05