Complementary FET (CFET) (상보형 FET)

n-FET과 p-FET을 수직으로 적층하여 동일한 공간 내에 CMOS 인버터와 같은 기본 논리 게이트를 구현하는 차세대 트랜지스터 구조입니다. 기존 평면 구조나 핀펫, GAA 구조에서는 n-FET과 p-FET이 수평적으로 배치되어 상당한 면적을 차지하지만, CFET은 수직 적층을 통해 셀 면적을 획기적으로 줄일 수 있습니다. 이를 통해 트랜지스터 밀도를 극대화하고 초미세 공정의 스케일링 한계를 극복하기 위한 핵심 대안으로 연구되고 있습니다. 모놀리식(Monolithic) 또는 순차적(Sequential) 방식으로 구현될 수 있습니다.