설계(Design)
Constraint File (SDC)
제약 조건 파일(SDC: Synopsys Design Constraints)은 반도체 설계 흐름에서 타이밍, 전력, 면적 등에 대한 설계 목표와 제약 조건을 기술하는 표준 파일 형식입니다. 이 파일은 합성 및 물리 설계 도구에 입력되어, 특정 동작 주파수, 지연 시간, 전압 강하 등의 요구사항을 만족하도록 회로를 최적화하는 데 사용됩니다. SDC는 설계의 최종 성능과 신뢰성을 결정하는 핵심 정보이며, 설계자의 의도를 도구에 전달하는 중요한 매개체입니다.
최종 업데이트: 2026.04.03