패키징/테스트
CoWoS
Chip on Wafer on Substrate. TSMC의 2.5D 패키징 기술로, 칩 사이에 고속 인터포저를 두어 성능을 극대화함. AI 가속기 생산의 병목 구간.
최종 업데이트: 2026.04.03