설계(Design)
Delay Fault Testing
반도체 칩 내부의 로직 경로에서 신호 지연이 표준 값을 초과하여 발생하는 지연 결함(delay fault)을 탐지하기 위한 테스트 기법입니다. 미세 공정에서 발생하는 스피드 관련 결함(예: 제조 변동성, 인접 효과)을 효과적으로 찾아내어 칩이 의도된 속도로 동작하는지 검증합니다. 스턱-온(stuck-at) 결함 테스트와 함께 고성능 칩의 신뢰성 확보에 매우 중요합니다.
최종 업데이트: 2026.04.04