Dielectric Isolation for 3D Stacking (3D 적층 유전체 분리)

CFET(Complementary FET)과 같은 3D 적층 트랜지스터 구조에서, 상하로 적층된 n-FET과 p-FET 또는 여러 층의 트랜지스터들 사이에 전기적 간섭을 최소화하고 성능을 최적화하기 위해 사용되는 절연층 형성 기술입니다. 각 층의 트랜지스터가 독립적으로 기능하도록 완벽한 유전체 분리가 필수적이며, 이를 위해 고품질의 산화막(예: SiO2) 또는 저유전율(Low-k) 물질을 균일하게 증착하고 평탄화하는 기술이 중요합니다. 열적 안정성, 계면 품질, 그리고 높은 종횡비(Aspect Ratio) 구조에 대한 균일한 증착이 핵심 기술적 과제입니다.