패키징/테스트
Fan-In Wafer Level Packaging (FIWLP)
칩 다이의 면적 내에서 RDL(Redistribution Layer)과 솔더 범프를 형성하여 모든 외부 연결을 다이 내부로 집중시키는 웨이퍼 레벨 패키징 기술입니다. 개별 칩 다이의 크기와 동일하거나 더 작은 패키지 사이즈를 구현하여 궁극적인 소형화를 달성하며, 패키지 비용을 절감하는 데 기여합니다. 주로 소형 폼팩터와 저렴한 비용이 중요한 PMIC(전력 관리 IC), RF 스위치, MEMS 센서 등 특정 기능성 반도체에 적용됩니다.
최종 업데이트: 2026.04.03