설계(Design)
Fine-Grain Clock Gating
클록 게이팅 기법 중 하나로, 클록 신호를 더 작은 단위의 모듈이나 심지어 개별 플립플롭(flip-flop) 레벨까지 세밀하게 제어하여 불필요한 클록 스위칭 전력을 최소화합니다. 이를 통해 동적 전력 소모를 효과적으로 줄일 수 있지만, 게이팅 로직의 추가로 인한 면적 및 타이밍 오버헤드가 증가할 수 있습니다. 최신 저전력 설계에서 필수적인 기술로 활용됩니다.
최종 업데이트: 2026.04.04