Gate-Induced Drain Leakage (GIDL) Mitigation (게이트 유도 드레인 누설 완화)

초미세 트랜지스터에서 게이트가 오프(Off) 상태일 때도 게이트와 드레인 전압의 인가로 인해 드레인 접합에서 발생하는 누설 전류 현상인 GIDL을 줄이는 기술 전반을 의미합니다. GIDL은 특히 고전압과 고밀도 환경에서 트랜지스터의 대기 전력 소모를 증가시키는 주범이 되므로, 차세대 저전력 설계에서 반드시 해결해야 할 과제입니다. 드레인-게이트 오버랩 최소화, 게이트 유전체 두께 및 재료 최적화, 드레인 접합 구조 변경(예: LDD(Lightly Doped Drain) 구조 개선) 등을 통해 GIDL을 효과적으로 완화하고 소자의 안정성과 전력 효율을 개선합니다.