패키징/테스트
Interposer
상부 칩 다이와 하부 기판 사이에 위치하여 전기적 연결을 중개하는 중간층으로, 주로 실리콘, 유기 재료 또는 유리로 제작되며 미세 배선과 TSV(실리콘 인터포저의 경우)를 포함합니다. 칩 간의 미세 피치 연결을 하부 기판의 넓은 피치에 맞춰 변환해 주어, 고밀도 및 고대역폭 상호 연결을 가능하게 하며, 칩 통합의 유연성을 제공합니다. 2.5D 패키징의 핵심 구성 요소로, 고성능 컴퓨팅(HPC) 및 AI 프로세서와 HBM(고대역폭 메모리) 간의 연결에 필수적으로 사용됩니다.
최종 업데이트: 2026.04.03