Latch-up (래치업)

래치업은 CMOS 회로에서 발생하는 치명적인 전기적 현상으로, 기생 SCR(Silicon Controlled Rectifier) 구조가 활성화되어 전원과 접지 사이에 저저항 경로가 형성되고 과도한 전류가 흐르는 상태를 의미합니다. 이는 주로 전원 공급 전압의 순간적인 스파이크, 입력 신호의 과도한 전압 오버슈트/언더슈트, 또는 방사선 노출(Single Event Latch-up, SEL) 등으로 인해 발생할 수 있습니다. 한번 래치업이 발생하면 소자는 비정상적으로 높은 전류를 계속 소모하게 되어, 심각한 경우 영구적인 손상이나 파괴로 이어질 수 있습니다. 공정 기술 개발 시 기생 소자 특성을 억제하는 것이 중요한 목표 중 하나입니다.