Monolithic CFET (모놀리식 CFET)

n-FET과 p-FET을 웨이퍼 상에서 단일 통합된 공정 흐름으로 동시에 형성하는 CFET 구조를 의미합니다. 이는 두 트랜지스터 층 간의 인터커넥션 길이가 최소화되어 신호 지연을 줄이고 성능을 향상시킬 수 있는 장점이 있습니다. 반면, n-FET과 p-FET의 최적화된 공정 조건을 동시에 만족시키기가 매우 어렵고, 높은 온도 공정 시 하부 트랜지스터에 미치는 열적 영향 등을 고려해야 하는 복잡한 기술적 과제를 안고 있습니다. 높은 집적도와 성능을 동시에 추구하는 궁극적인 CFET 구현 방식으로 연구되고 있습니다.