설계(Design)
Place and Route (P&R)
플레이스 앤 루트는 로직 합성 후 생성된 게이트 수준의 넷리스트를 이용하여 실제 칩 레이아웃을 생성하는 물리 설계 단계입니다. 이 과정은 크게 게이트나 매크로 블록을 칩 내에 배치하는 'Place'와 이들 간의 전기적 연결(넷)을 금속 배선으로 연결하는 'Route'로 나뉩니다. P&R은 칩의 최종 면적, 성능(동작 주파수), 전력 소모, 신뢰성 등 핵심적인 물리적 특성을 결정하며, DRC/LVS와 같은 물리 검증을 통과해야만 테이프아웃이 가능합니다.
최종 업데이트: 2026.04.03