기초/기타
PLL (Phase Locked Loop)
특정 입력 신호와 위상이 일치하는 안정된 클럭 주파수를 생성하는 회로로, 모든 SoC의 심장 역할을 합니다. 💓
최종 업데이트: 2026.04.05
특정 입력 신호와 위상이 일치하는 안정된 클럭 주파수를 생성하는 회로로, 모든 SoC의 심장 역할을 합니다. 💓