Process-Induced Strain Engineering (PISE) (공정 유도 스트레인 엔지니어링)

반도체 제조 공정 중에 채널 영역에 인위적인 기계적 스트레스(Strain)를 가하여 전하 캐리어(전자 또는 정공)의 이동도(Mobility)를 향상시키는 기술입니다. 채널 물질(주로 실리콘)에 압축(Compressive) 또는 인장(Tensile) 스트레스를 유도하여 결정 격자를 변형시키고, 이를 통해 전자의 유효 질량을 줄이거나 산란을 감소시켜 이동 속도를 높입니다. 특히 GAA(Gate-All-Around) 및 MBCFET(Multi-Bridge-Channel FET) 구조에서 에피택셜 성장된 SiGe/Si 채널 주변에 스트레스 유발 물질을 정밀하게 증착하는 방식으로 적용되며, 트랜지스터 성능 향상의 핵심적인 요소입니다.