Self-Aligned Gate (SAG) (자체 정렬 게이트)

트랜지스터 제조 공정에서 게이트와 소스/드레인 영역을 자체적으로 정렬(Self-Alignment)시켜 오버랩(Overlap) 면적을 최소화하고 기생 저항 및 커패시턴스를 줄이는 기술입니다. 게이트를 먼저 형성한 후 이를 마스크로 사용하여 소스/드레인 영역을 이온 주입 방식으로 형성함으로써, 마스크 정렬 오차에 의한 영향을 줄이고 트랜지스터의 성능을 향상시킵니다. 핀펫(FinFET)을 넘어 GAA(Gate-All-Around) 구조에서도 더욱 미세화된 채널과 게이트를 정밀하게 정렬하는 데 필수적인 기술로, 초미세 공정의 수율과 성능에 직접적인 영향을 미칩니다.