패키징/테스트
Through Silicon Via (TSV)
실리콘 다이를 수직으로 관통하는 전기적 연결 통로로, 웨이퍼 상에 미세 구멍을 식각한 후 절연 및 금속 충진 공정을 통해 형성됩니다. 기존 와이어 본딩이나 범프 연결의 한계를 극복하여, 다이 간의 연결 거리를 대폭 줄이고 데이터 전송 속도를 향상시키며 전력 소비를 감소시킵니다. 3D 적층 패키징의 핵심 기술로, HBM(고대역폭 메모리), 이미지 센서, SoC(System-on-Chip) 등 고성능 및 고집적 반도체 구현에 필수적입니다.
최종 업데이트: 2026.04.03