Tri-Gate Channel Architecture (삼중 게이트 채널 구조)

기존 GAA(Gate-All-Around)가 단일 채널 주변을 게이트로 감싸는 방식이라면, Tri-Gate 구조는 트랜지스터 채널의 위, 중앙, 아래 세 영역에 게이트를 분리하여 각 영역에 최적화된 제어 전압을 인가할 수 있도록 설계된 차세대 FET 구조입니다. 이는 채널의 전하 분포 제어 능력을 극대화하여 누설 전류를 획기적으로 감소시키고, Sub-3nm 이하 공정에서 필요한 성능 밀도 향상에 필수적인 기술입니다. 공정 복잡성이 매우 높아지지만, 이를 통해 GAA의 물리적 한계를 뛰어넘어 최고 수준의 전력 효율성과 스케일링 목표를 달성할 수 있습니다.