패키징/테스트
TSI (Through-Silicon-Interposer)
여러 개의 칩(Chiplet)을 하나의 패키지 안에 연결하기 위해 중간에 배치하는 고밀도 연결 기판입니다. 흔히 2.5D 패키징으로 불리는 CoWoS 공정에서 핵심적인 역할을 수행하며, 실리콘 관통 전극(TSV)을 통해 초고속 데이터 전송을 지원합니다. 로직 반도체와 HBM 메모리를 물리적으로 매우 가깝게 배치하여 통신 지연 시간을 최소화하는 역할을 합니다.
최종 업데이트: 2026.04.05