설계(Design)
UVM (Universal Verification Methodology)
UVM은 복잡한 SoC(System-on-Chip) 설계를 효과적으로 검증하기 위한 표준화된 객체 지향(Object-Oriented) 검증 방법론 및 라이브러리입니다. SystemVerilog 언어를 기반으로 하며, 재사용 가능한 검증 컴포넌트(예: 스티뮬러스 생성기, 스코어보드, 모니터)를 체계적으로 구성하여 검증 환경 구축 시간을 단축합니다. UVM은 광범위한 검증 범위와 높은 생산성을 제공하여 최신 반도체 설계 검증의 사실상 표준으로 자리 잡고 있습니다.
최종 업데이트: 2026.04.03