패키징/테스트
Via (Package Via)
반도체 패키지 서브스트레이트 또는 PCB의 여러 층 사이에 형성된 수직 관통 구멍으로, 전기적 신호를 서로 다른 층으로 연결하는 통로 역할을 합니다. 고밀도 패키지에서 다층 배선을 가능하게 하여 복잡한 회로를 작은 공간에 구현할 수 있도록 하며, 신호 무결성과 전력 분배 네트워크 설계에 중요합니다. BGA, CSP, SiP 등의 패키지 기판에서 층간 연결에 필수적으로 사용되며, TSV(Through Silicon Via)와는 달리 주로 유기 기판이나 PCB에 형성됩니다.
최종 업데이트: 2026.04.03