패키징/테스트
3D Co-Packaged Inter-Layer Vias (ILVs)
ILVs는 칩 내부의 층간(Inter-Layer)으로 매우 미세하고 높은 밀도의 전기적 연결 통로를 형성하는 첨단 기술입니다. 기존의 TSV(Through Silicon Via)가 수십 마이크로미터 규모로 칩 전체를 관통하는 반면, ILVs는 수 나노미터 수준의 간격으로 층과 층 사이의 수직 연결을 극대화하여 입체 집적도를 획기적으로 높입니다. 이는 HBM과 같은 고대역폭 메모리 시스템에서 I/O 밀도 및 전기적 신호 무결성을 향상시키는 핵심 요소로 작용합니다.
최종 업데이트: 2026.04.16